更适合中国大学生体质的论文辅助工具!
接下来播放 自动连播
m基于FPGA的64QAM调制解调通信系统verilog实现,包含testbench,不包含载波同步——vivado版本
m基于FPGA的BPSK调制解调通信系统verilog实现,包含testbench,不包含载波同步——QuartusII版本
m基于FPGA的256点FFT傅里叶变换verilog实现,含testbench,不使用IP核——vivado版本
m基于FPGA的OFDM系统verilog实现,包括IFFT,FFT,成型滤波以及加CP去CP,包含testbench
m基于FPGA的桶形移位寄存器verilog实现,包含testbench——vivado版本
m基于FPGA的QPSK调制解调通信系统verilog实现,包含testbench,不包含载波同步——quartusii版本
m基于FPGA的数字积分梳状CIC滤波器verilog设计——Quartusii版本
m基于FPGA的2ASK调制解调系统verilog实现,包含testbench测试文件
m基于MATLAB Simulink的16QAM调制解调系统仿真
m基于FPGA的BPSK调制解调通信系统verilog实现,包含testbench,包含载波同步
m基于FPGA的DQPSK调制解调通信系统verilog实现,包含testbench,不包含载波同步——quartusii版本
m基于FPGA的BPSK调制解调通信系统verilog实现,包含testbench,不包含载波同步——Vivado版本
m基于FPGA的8PSK调制解调系统verilog实现,包含testbench测试文件
m基于FPGA的数字下变频verilog设计——Vivado版本
m基于FPGA的AGC自适应增益控制系统verilog实现,包含testbench——vivado版本
m基于FPGA的PPM光学脉位调制解调系统verilog实现,包含testbench
m基于FPGA的数据串并并串转换系统verilog实现,包含testbench,可以配置并行数量——quartusii版本
m基于FPGA的4FSK调制解调系统verilog实现,包含testbench测试文件
m基于FPGA的数据串并并串转换系统verilog实现,包含testbench,可以配置并行数量——vivado版本
m基于FPGA的217卷积编码维特比译码verilog实现,包含testbench不使用IP核